Mohammad Harooni

M.Sc

بررسی و ارائه یک روش اصلاح تسهیم بندی در افزونگی Nand

Abstract

مقاله مذکور سعی در ارائه یک روش تحمل پذیری خطا با استفاده از دروازه های منطقی NAND دارد.در اين مقاله دستگاه های نانو مقیاس در حال ظهور که دارای حساسیت بالاتری نسبت به تاثیرات خارجی هستند مورد بررسی قرار گرفته است . این روش باعث می شود این مدل دستگاه ها در معرض گسل های ( شکست یا خطا ) گذرا در نیمه رساناها همچون اکسید فلز در CMOS شوند. تکنیک تسهیم بندی nand با تسهیم بندی xnor افزایش کارایی داشته و با وجود خطاهای گذرا دستگاه همچنان کار می کند ، پس طراحی قابل اعتماد برای تحمل خطا در چنین سیستم هایی ضروری است . در این روش با اصلاح تسهیم بندی nand ، با افزونگی ها که برای جایگزینی voter به سیستم افزوده شده را با گیت xnor جابه جا کردیم . این تکنیک نشان می دهد که تسهیم بندی nand با سربار افزونگی ، کارائی بالایی دارد و این روش نسبت به روش های قبل توانسته تعداد بیشماری خطا را نسبت به طرح قبل همچون گیت xor پوشش دهد . در این پیشنهاد تحمل خطا مطابق ارزیابی موجود ابزار را بیشتر پوشش داده است .